射频电路的设计技术一度专属于少数专家掌握并拥有其自己的专用芯片组，如今已能和数字电路模块及模拟电路模块集成在同一块IC里了。再则，射频电路设计中固有的临界尺寸要求，更增加了工程压力。
　　要点
　　●射频电路设计师必须经常采用间接测量电路性能的方式，来推断电路故障的原因。
　　●射频电路设计问题正在影响数字电路设计和模拟电路设计。
　　●将射频电路集成在同一块印制电路板或IC上，这会促使人们使用一种新的设计方法。
　　●EDA厂商正在开始提供集成时域仿真和频域仿真的分析工具。
　　射频电路设计就是对发射电磁信号的电路进行设计。射频意为无线电频率，因为射频电路在其初期，只能发射调幅和调频两个波段的无线电信号。今天，把高频电路设计称为“射频电路设计”，只是沿用了历史名称。图1表明，自从20世纪60年代使用UHF电视技术以来，广播设备使用高于300000MHz的频率。从那时以来，通信设备的内容、频率和带宽都增加了。安捷伦科技（AgilentTechnologies）公司负责先进设计系统(ADS)平台的经理JoeCivello说，对模拟/混合信号IC设计师的挑战正以前所未有的速度在加剧。在加大带宽和提高最终产品功能的市场需求推动下，设计正在进入更高的频率范围，并不断提高复杂性。工程师们正在把射频电路与模拟及数字纳米电路集成在一起。吉比级数据速率正在使数字电路像微波电路那样工作。不断扩充而更复杂的无线通信标准，如WiFi（无线相容性认证）802.11a/b/g、超宽带和蓝牙标准，都要求设计师去评估其设计对系统整体性能的影响。
　　形状因子、功耗和成本推动着模拟电路设计、射频电路设计和数字电路设计的日益集成化。便携式设备小巧轻便，功耗和成本尽可能低。集成度直接影响着最终电子产品的制造成本、尺寸和重量，通常也决定所需功率的大小。设计师从材料清单中每去掉一个元件，维持该元件的供应链所需日常开支就会随之减少，最终产品的制造成本就会下降，产品尺寸也会缩小。
　　德州仪器公司(TI)负责无线应用的研究经理BillKrenik说，射频电路的设计一向是很困难的，因为缺乏恰当的检测仪器，使高频信号的分析复杂化了。工程师们不得不采取间接的测量方法，并根据他们能够观察到的电路行为状态来推断电路特性。随着工程师们在同一块芯片上实现数字电路、模拟电路和射频电路，种种集成问题就使这一问题进一步复杂化。通过衬底传输或通过IC表面辐射的数字信号会影响射频或模拟部分的噪声敏感度。这些潜在的影响大多会结合在一起，从而使最初的硅片存在各种问题。传统的调试方法也许不再适用，这意味着你必须正确地进行设计，并在设计投片之前就要准确无误地对尽可能多的物理效应建立模型。当设计方法不能准确地建立硅片的模型时，设计小组通常别无选择，只能把器件制造出来，再去观察其工作状态。走这条途径就像一场赌注很高的赌博，多数公司只是把它作为最后的一招。

　　模拟电路和射频电路历来都制作在各自的芯片上，这样可以更方便地在系统中隔离噪声，防止耦合到电路的敏感节点中。工程师们把这几类设计元件都集成在同一块芯片上时，就不能忽视噪声问题。假如没有某种形式的精确硅衬底模型，工程师们也许要到硅片从工厂退回后才会知道问题的存在。这类产品的开发几乎总是需要一个由各个工程领域的专家组成的小组。很少有哪个设计师既有射频专业知识，又有模拟电路专业知识；再则，射频电路专家和模拟电路专家使用不同的开发工具，而且可能居住在不同的地方，从而导致最终芯片集成期间的困难增加。
　　每一个独特的设计领域各有用于开发和模块测试的方法和技术。工程师们用来设计模拟电路的方法与设计数字电路的方法有着根本的差别，同样，模拟电路与射频电路也有明显区别。例如，在模拟领域和射频领域中，不存在能支持综合的布尔代数等价物。而且，在频率域中对数字电路块的仿真是毫无意义的。由于这些基本的差别，在设计开始前必须考虑到各种设计方法之间常常会不匹配。设计师几乎总是在时间域中进行数字设计，而在频率域中进行射频设计（为了提高仿真速度）。把两种类型的设计集成在同一块芯片上，可能意味着整个芯片的仿真时间会拉长到不现实的地步。在设计流程的测试阶段和验证阶段，情况也是如此。数字电路的测试不同于模拟电路的测试，同样，设计的模拟部分也不同于射频部分。尽管有这些问题，但设计师们已经开发并将继续开发把所有这三个领域组合在一起的产品。
　　模拟器件(AnalogDevices)公司射频和无线电部的业务开发总监DougGrant，讲述了一次成功的工程开发，虽然当时的工具还有种种缺点。当模拟器件公司决定采用直接变频，即“零中频”体系结构来减少Othello系列射频收发器的元件数量和成本时，设计师们必须使用各种技术来解决体系结构问题。直接变频的最大问题是直流偏移校正，特别是当你将直接变频应用于时分多路复用系统如GSM（全球移动通信系统）时更是如此，这是因为时分多路复用系统对每个突发脉冲串都必须进行偏移补偿，而每个突发脉冲串的偏移则各不相同。多数客户和同行引用其他供应商以前的失败尝试，都竭力劝告不要采用直接变频。首要问题是要通过仔细地设计发射器电路，尽可能减小偏移。设计师在射频系统首先要进行的是频率规划，使本振泄漏导致的自混频减少至最低程度。其次是对高增益基带放大器和滤波器进行细心设计；这需要传统的模拟电路设计工具和仿真，获得良好的——但不是足够好的——性能。
　　当时工程师们增加了几个低精度数/模转换器，用以进行软件控制的直流偏移调整，使情况有所改善，但仍不足以应付各种可能的情况。进一步减小偏移需要更高的功率、更大的芯片面积，因此混合信号设计师和系统设计师必须找到一个共同的解决方案。系统设计师建议，动态范围增加几分贝是吸收残余偏移所必不可少的。作为对此建议的响应，模/数转换器设计师改进了以前的设计，他们结合运用模拟电路和数字电路的设计工具和仿真，使增加的功耗为最小。然后，系统小组与物理层软件小组合作，利用一个不会大量增加运算能力的、经过改进的偏移校正例程来完善信道补偿算法。经过集体努力，终于开发出一种牢靠的直接变频收发器。
　　射频电路设计
　　模拟器件公司高速变换器部产品系列总监DaveRobertson说，在产品规划和开发期间，射频电路设计师必须处理四类问题。他们必须考虑各种商业问题，如芯片尺寸、成品率和上市时间。他们必须考虑为产品打开最大的应用市场的互操作性标准。工程师们还必须考虑产品工作的频率域。要使用的频段可能是特许的，也可能是非特许的，不过，无论哪种情况，它都将受到国家机构和国际组织的监管。最后，设计师必须处理产品的物理层，因为他们必须在这一层解决许多非线性问题。
　　在系统级上，无线产品设计师必须评估系统的整体功能和性能，其中包括数据吞吐量、信道干扰和功耗。评估结果有助于系统体系结构设计师确定各种设计元件的要求和规范，供电路级设计使用。电路设计师在晶体管级实现每个元件，并在理想情况下应能利用系统级规范作为测试基准，对照系统要求来验证元件性能。在物理实现级，设计师设计出每个射频元件的布局，并根据原始产品要求，把每个元件封装在一个或多个器件中。他们必须对包括器件和互连线寄生效应在内的布局进行验证，以确保最终的性能和可制造性。将射频器件集成到产品中的设计师必须有一种能在设计完成之前评估系统性能的方法。
　　AWR(AppliedWaveResearch)公司总裁兼首席执行官JamesSpoto看到了某种挑战，因为所有这些设计领域或阶段均被孤立的EDA环境和数据库隔离开来，并且都使用不适用于吉赫频率的工具和模型。体系结构模型和实际电路性能之间的相关性很差。体系结构模型忽视射频电路的多种缺陷，如噪声、失真和阻抗不匹配，或与这些缺陷的近似性很差。
　　AWR公司的AnalogOffice设计套件旨在缓解这个问题。它侧重于射频收敛，并在跨越IC设计流（从系统级到电路级的设计和验证）的统一设计环境中提供一种互连线驱动的、具有射频意识的并行设计方法。它包括设计和原理图的输入，时间域和频率域的仿真和分析，物理布局（带有自动器件级布局布线以及集成式设计规则校验程序）基于求解程序的3D全场提取[使用OEA国际公司(www.oea.com)的技术>，以及支持射频测量的整套波形显示和分析功能。
　　Ansoft公司用具有数据输入和可视化功能以及时间、频率和混合模式仿真的AnsoftDesigner来支持射频电路设计。在系统级仿真时，除了其射频与DSP元件库以外，AnsoftDesigner支持编译型和解释型C和C 用户自定义模型的联合仿真，以及Mathworks公司的Matlab联合仿真。电路仿真求解包括为获得非线性噪声、瞬态、数字调制、非线性稳定性以及负载与信源拉升而进行的分析。它还具有适用于滤波器和传输线的设计综合功能。该产品包括一个布局与制造模块以及一个3D平面电磁仿真引擎。
　　Eaglewave公司的Genesys套件包括原理图输入、若干仿真引擎、适用于一些模拟电路的综合功能，以及生产和定制功能。仿真引擎支持线性电路仿真、频谱域系统仿真、谐波平衡非线性仿真，以及多级平面3D电磁仿真。它还具有适用于传输线、运算放大器滤波器、LC滤波器、直接LC/分布式滤波器、锁相环、振荡器、微波分布式滤波器以及延迟均衡和阻抗匹配电路的综合功能。
　　Neolinear公司为射频电路设计师提供的是NeoCircuit-RF。该工具具有适用于一系列射频元件的设计输入、仿真和综合功能。
　　它利用Cadence公司的SpecctreRF仿真程序和安捷伦公司的ADS仿真程序来交互地或自动地对各种定制的射频电路进行尺寸调整、偏置和验证。工程师可以利用内置的功能进行测量，或者通过开放式API（应用编程接口）添加自己的专有测量方法。NeoCircuit-RF能利用LSF(www.platform.com)或GridEngine(www.gridengine.sunsource.net)在设计小组成员之间适当地管理可用的执行许可证，从而把综合工作分配给多台机器。
　　许多射频设计平台都集成有安捷伦科技公司的ADS(AdvancedDesignSystem)。ADS有好几个仿真引擎，其中包括交流、直流、S-参数和谐波平衡仿真引擎，以及电路包络仿真引擎和瞬态及会聚仿真引擎。据Dataquest公司说，安捷伦科技公司是射频电路设计市场的领头羊，这并不使人感到意外。
　　在低达几兆赫的频率时，射频效应也可能会很显著，这取决于设计的尺寸大小。即使是几百兆赫的时钟频率也会有频率分量进入吉赫范围。基本时钟频率的这些高频谐波能很容易地从电路板或芯片辐射出去，从而在设计的其它部位造成噪声和干扰问题。目前，模拟电路设计师和数字电路设计师都看到“高频”在其设计中造成不希望有的后果，即信号污染、串扰、衬底耦合和寄生效应。业界使用“信号完整性”这个术语来描述数字电路设计中不希望有的射频效应。参考文献1介绍了多种有助于你避免其中一些问题的EDA工具。寄生效应提取工具和时域仿真程序用在高频时描述连线工作状态的各种模型代替了理想的连线。虽然这些工具比不建立寄生效应模型要好，但只是对连线射频性质的一阶近似。更详细、更精确的电磁及卷积建模软件有助于解决设计中最重要而又最敏感的部分，但仿真花费时间更长，而且只在布局或封装设计的小区域内才切实可行。
　　工程师们历来习惯在单独而又孤立的模块上设计射频电路。人们要求减小手机和PDA等消费电子产品的形状因子，从而出现了带射频电路的印制电路板设计。设计上的挑战取决于工作频率。在较低的频率时，你可以在电路板上安装分立的射频元件，再用阻抗可控的印制线和通孔把它们连接起来。在进行需要较高频率的设计时，设计师必须利用参数曲线以及预先计算的散射参数（即S-参数）模型，才能用传输线和器件模型来设计所有物理元件。在缩小体积的需求驱使下，甚至出现了对这些预定义参数曲线的交互式修改。为了验证电路，你必须先使用一种3D电磁场求解程序来建立传输线模型。然后，你必须使用一个电路仿真程序来进行功能验证。具有吉比数据速率的高速器件的集成，已经抬高了高速电路设计和仿真的门槛，并且需要更精确的模型来描述这些器件内部的通信体系结构。
　　数字电路设计师习惯于把逻辑功能封装成预先定义的元件，然后在印制电路板上把它们连接起来。工作频率很高的射频电路很少采用预先定义的元件；包括印制线、通孔和导电图形等在内的互连传输线构成功能电路。这种方法需要对射频电路行为更透彻的了解，而且严重依赖于电磁仿真程序和电路仿真程序。此外，射频电路噪声大且很敏感，需要进行物理隔离。
　　高速电路设计和射频电路设计都涉及到建立互连传输线的精准模型。高速电路采用复杂的分立数字元件。射频电路包含了金属化层内的元件，从而取消了分立元件。在射频电路设计中，互连印制线建模复杂，需要使用3D电磁场求解程序。在射频-模拟窄带设计中，传输元件形状为电路提供无源元件，如电容、电感和短路。这些无源元件只在所需信号工作的狭窄频率范围内有用，而在其它频率下则具有不希望有的特性。因此，一个为“射频-模拟”设计的印刷电路板铜箔形状仅供一个频带相当窄的信号使用。虽然半导体厂商和EDA厂商都在努力开发精确的射频器件模型，使之能够被有效地仿真，但多数设计师仍然依赖于射频集成电路厂商提供的设计指南和参考设计。
　　工程师们之所以使用高速串行I/O，乃是因为它性能更高、成本更低，设计更简单。Xilinx公司的RocketPHY收发器具有10Gbps的数据速率，允许设计师使用比传统并行总线体系结构更快的串行连接。利用数吉比串行I/O技术进行设计，需要更加注意影响信号完整性的各种问题，如衰减、噪声和反射。因此，工程师们必须使用通常只有射频设计师使用的技术，对设计进行分析，因为分布寄生效应的确切特性对于系统的总体行为是至关重要的。工程师通常使用S-参数来描述各种与传输线、封装和连接器有关的寄生效应特性。Synopsys公司的HSpice仿真程序具有一整套丰富的分析功能、绝好的模型和对S-参数模型的支持。Xilinx公司的设计师在开发RocketPHY收发器期间，使用HSpice来描述该收发器的特性。